Abschlussarbeiten

Entwurf eines FPGA-basierten Bitfehlergeneratorss für Ethernet mit grafischer Benutzerschnittstelle

Autor : Sebastian Faltinski
Betreuer : Prof. Dr.-Ing. Jürgen Jasperneite
Typ : Bachelor
Forschungsbereich : Industrial Ethernet
Kontakt : Dipl.-Ing. Sebastian Schriegel